### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平5-283601

(43)公開日 平成5年(1993)10月29日

(51) Int.CL.5

識別記号 庁内整理書号 FI

技術表示箇所

H01L 23/52

25/04 25/18

H01L 23/52

25/04

客査請求 未請求 請求項の数13(全 14 頁)

(21)出顯番号

特顯平3-326148

(71)出顧人 000003078

(22)出顯日

(32) 優先日

平成3年(1991)12月10日

神奈川県川崎市幸区堀川町72番地

株式会社東芝

(72)発明者 永 野 順 也

神奈川県川崎市幸区小向東芝町 1 株式会

社東芝多摩川工場内

日本(JP)

平 2 (1990)12月20日

(74)代理人 弁理士 佐藤 一雄 (外3名)

(33)優先権主張国


(31)優先権主張番号 特顯平2-404429

### (54) 【発明の名称】 相互連結回路基板を有する半導体装置およびその製造方法

#### (57)【要約】

【目的】 遠隔の部分に配置された電気連結電極パッド とインナーリードとの電気的接触を半導体チップの内部 回路の再設計なしで可能にする改良半導体装置を提供す る。

【構成】 所定の平面に合わせて形成されたアイランド 20と、複数の電気連結電極パッド22を有し、アイラ ンド20上に配置された半導体チップ21と、電気連結 パターンを有し半導体チップ21上に載置された相互違 結回路基板23と、アイランド20の周りに配置された 複数のインナーリード25と、電気運動パターンと複数 の電気運結電極パッドのうちの一つの電気運結電極パッ ドとを連結する第1電気連結ワイヤと、電気連結パター ンとインナーリード25のうちの一つのインナーリード 25とを連結する第2電気連結ワイヤとを備えた、相互 連結回路基板を有する半導体装置およびその製造方法。



【特許請求の範囲】

【請求項1】(a) 所定の平面に合わせて形成されたアイ ランドと、

- (b) 複数の電気運結電極パッドを有し、アイランド上に 配置された半導体チップと、
- (c) 電気運結パターンを有し、半導体チップ上に載置さ れた相互連結回路基板と、
- (d) アイランドの周りに配置された複数のインナーリー ドと、
- (e) 電気連結パターンとインナーリードのうちの一つの 10 (c) インナーリードとを連結するための第1電気運結手段 ٤,
- (1) 電気連結パターンと複数の電気連結電極パッドのう ちの一つの電気連結電極パッドとを連結するための第2 電気運結手段と、

を備えたことを特徴とする相互連結回路基板を有する半 導体装置。

【體求項2】(a)所定の平面に合わせて形成されたアイ ランドと、

- (b) 複数の電気連結電極パッドを有し、アイランド上に 20 m 配置された半導体チップと、
- (c) アイランドの商りに配置された複数のインナーリー ドと、
- (d) 半導体チップを全体に包囲する電気運結パターンを 有する相互連結回路基板であって、複数のインナーリー ド上に載置され、半導体チップを包囲する相互連結回路。 基板と、
- (e) 電気運結パターンと電気運結電極パッドのうちの一 つの電気運結電極パッドとを連結するための第1電気運 結手段と、
- (1) 電気運結パターンとインナーリードのうちの一つの インナーリードとを連結するための第2電気連結手段 ٤,

を備えたことを特徴とする相互連結回路基板を有する半 導体装置。

【請求項3】(a) 所定の平面に合わせて形成されたアイ ランドと、

- (b) 複数の電気連結電極パッドを有し、アイランド上に 配置された半導体チップと、
- 数のインナーリードと、
- (d)第1電気連結パターンを有し、半導体チップ上に載 置された第1相互連結回路基板と、
- (e)第1電気運結パターンとインナーリードのうちの第一 1のインナーリードとを連結するための第1電気連結手 段と、
- (f) 第1電気運結パターンと電気運結電極パッドのうち -の第1の電気連結電極パッドとを連結するための第2電 気運結手段と、

ド上に載置された第2相互連結回路基板と、

- (h) 第2電気連結パターンと電気連結電極パッドのうち の第2の電気連結電極パッドとを連結するための第3章 気運結手段と、
- (i) 第2電気連結パターンとインナーリードのうちの第 2のインナーリードとを連結するための第4電気連結手 段と、

を備えたことを特徴とする相互連結回路基板を有する半 導体装置。

- 【請求項4】(a) 所定の平面に合わせて形成されたアイ ランドと、
  - (b) 複数の電気連結電極パッドを育し、アイランド上に 配置された第1半導体チップと、
  - (c) 電気連結パターン及びこの電気連結パターンに連結 された複数の電気運結電極バッドを有し、第1半導体チ ップ上に載置された第1相互連結回路基板と、
  - (d) 複数の電気連結電極パッドを有し、アイランド上に 載置された第2半導体チップと、
- (e) 電気運結パターン及びこの電気運結パターンに電気 的に連結された複数の電気連結電極パッドを有し、第2 半導体チップ上に載置された第2相互連結回路基板と、
  - (f) 複数の電気連結電極パッド及びこれらの電気連結電 極パッドに連結された電気連結パターンを有し、アイラ ンド上で第1半導体チップと第2半導体チップとの間に 載置された回路基板と、
  - (g) アイランドの周りに配置された複数のインナーリー ドと、
- (h)インナーリードのうちの第1のインナーリードと第 1半導体チップ上の電気連結電極パッドのうちの第1電 30 気連結電極パッドとを連結するための第1電気連結手段 ٤,
  - (i)インナーリードのうちの第2のインナーリードと第 1相互連結回路基板上の電気連結電極バッドのうちの第 1 電気連結電極バッドとを連結するための第2電気連結 手段と、
  - (j) インナーリードのうちの第3インナーリードと回路 基板上の電気連結電極パッドのうちの第1電気連結電極 パッドとを連結する第3電気連結手段と、
- (k) 第1半導体チップ上の電気運結電極パッドのうちの (c) アイランド及び半導体チップの周りに配置された複 40 第2電気連結電極パッドと回路基板上の電気連結電極パ ッドのうちの第2世気連結重極バッドとを連結する第4 電気運結手段と、
  - (l) 第1相互連結回路基板上の電気連結電極パッドのう ちの第2電気連結電極バッドと回路基板上の電気連結電 極パッドのうちの第3電気連結電極パッドとを連結する 第5電気運結手段と、
  - (m) 電気運結回路基板上の第4電気運結電極バッドと第 2 チップ上の電気連結電極バッドのうちの第1電気連結 電極パッドとを連結する第6電気連結手段と、
- (g) 第2電気連結パターンを有し、複数のインナーリー 50 (q) 電気連結回路基板上の電気連結電極パッドのうちの

第5電気連結電極パッドと第2相互連結回路基板上の電 気連結電極パッドのうちの第1電気連結電極パッドとを 連結する第7電気連結手段と、

- (o) 第2相互連結回路基板上の電気連結電極パッドのうちの第2電気連結電極パッドと第2チップ上の電気連結電極パッドと第2チップ上の電気連結電極パッドとを連結する第8電気連結手段と、
- (p) 第2チップ上の電気連結電極パッドのうちの第3電 気連結電極パッドとインナーリードのうちの第4インナ ーリードとを連結する第9電気連結手段と、

を備えたことを特徴とする相互連結回路基板を有する半 導体装置。

【請求項5】(a) 所定の平面に合わせて形成されたアイランドと、

- (b) 複数の電気連結電極パッドを有し、アイランド上に 配置された第1半導体チップと、
- (c) 複数の電気連結電極パッドを有し、アイランド上に 載置された第2半導体チップと、
- (d) 複数の電気連結電極パッド及びこれらの電気連結電極パッドに連結された電気連結パターンを有し、アイラ 20ンド上で第1半導体チップと第2半導体チップとの間に載置された回路基板と、
- (e) インナーリード上の電気連結パターンを有する相互 連結回路基板と、
- (f) インナーリードのうちの第1のインナーリードと相互連結回路基板上の電気連結パターンとを連結するための第1電気連結手段と、
- (g) インナーリードのうちの第1のインナーリードと第 1チップ上の電気連結電極パッドのうちの第1電気連結 電極パッドとを連結するための第2電気連結手段と、
- (b) インナーリードのうちの第2のインナーリードと回路基板上の電気連結電極パッドのうちの第1電気連結電極パッドとを連結するための第3電気連結手段と、
- (i) 回路基板上の電気連結電極パッドのうちの第2電気 連結電極パッドと第1チップ上の電気連結電極パッドの うちの第2電気連結電極パッドとを連結する第4電気連 結手段と、
- (j) 回路基板上の電気連結電極パッドのうちの第3電気 連結電極パッドと第2チップ上の第1電気連結電極パッ ドとを連結する第5電気連結手段と、
- (k) 第2チップ上の電気連結電極パッドのうちの第2電 気速結電極パッドとインナーリードのうちの第3インナ ーリードとを連結する第6電気連結手段と、
- (1) 第2チップ上の電気連結電極パッドのうちの第3電 気連結電極パッドと連結回路基板上の電気連結パターン とを連結する第7電気連結手段と、

を備えたことを特徴とする相互連結回路基板を有する半導体装置。

【請求項6】(a) 所定の平面に合わせて形成されたアイランドと、

- (b) 複数の電気連結電極パッドを有し、アイランド上に 配置された第1半導体チップと、
- (c) 電気連結パターン及びこの電気連結パターンに連結された複数の電気連結電極パッドを有し、第1半導体チップ上に載置された第1相互連結回路基板と、
- (d) 複数の電気連結電極パッドを有し、アイランド上に 載置された第2半導体チップと、
- (e) 電気連結パターン及びこの電気連結パターンに連結 された複数の電気連結電極パッドを有し、第2半導体チ 10 ップ上に載置された第2相互連結回路基板と、
  - (f) 複数の電気連結電極パッド及びこれらの電気連結電極パッドに連結された電気連結パターンを有し、アイランド上で第1半導体チップと第2半導体チップとの間に 載置された回路基板と、
  - (g) アイランドの周りに配置された複数のインナーリードと、
  - (b) インナーリード上に電気連結パターンを有する第3 相互連結回路基板と、
  - (i) インナーリードのうちの第1のインナーリードと第 1チップ上の電気連結電極パッドのうちの第1電気連結 電極パッドとを連結するための第1電気連結手段と、
  - (j) インナーリードのうちの第1のインナーリードと第3相互連結回路基板上の電気連結パターンとを連結するための第2電気連結手段と、
  - (k) インナーリードのうちの第2インナーリードと第1 相互連結回路基板上の電気連結電極パッドのうちの第1 電気連結電極パッドとを連結する第3電気連結手段と、
- (1) 第1チップ上の電気連結電極パッドのうちの第2電 気連結電極パッドと第1相互連結回路基板上の第2電気 30 連結電極パッドとを連結する第4電気連結手段と、
  - (a) インナーリードのうちの第3インナーリードと回路 基板上の電気連結電極パッドのうちの第1電気連結電極 パッドとを連結する第5電気連結手段と、
  - (a) 第1チップ上の電気連結電極パッドのうちの第3電気連結電極パッドと回路基板上の第2電気連結電極パッドと回路基板上の第2電気連結電極パッドとを連結する第6電気連結手段と、
- (o) 第1相互連結回路基板上の電気連結電極パッドのうちの第3電気連結電極パッドと回路基板上の電気連結電極パッドと可能基板上の電気連結電極パッドのうちの第3電気連結電極パッドとを連結する 40 第7電気連結手段と、
  - (p) 回路基板上の電極パッドのうちの第4電極パッドと 第2チップ上の第1電気連結電極パッドとを連結する第 8電気連結手段と、
  - (q) 回路基板上の電気連結電極パッドのうちの第5電気 連結電極パッドと第2相互連結回路基板上の第1電気連 結電極パッドとを連結する第9電気連結手段と、
  - (r) 第2チップ上の第2電気連結電極パッド上の第2電気連結電極パッドを連結する第10電気連結手段と、
- (s) 電気連結電極パッドのうちの第3電気連結電極パッ 50 ドと及びインナーリードのうちの第5インナーリードと

を連結する第11電気連結手段と、

(t) 第2 テップ上の電気連結電極パッドのうちの第4電 気連結電極パッドと第3相互連結回路基板上の電気連結 パターンとを連結する第12電気連結手段と、

を備えたことを特徴とする相互連結回路基板を有する半 導体装置。

【請求項?】前記電気連結手段は銅を含み、電気連結電 権パッドはニッケル、銅、及びアルミニウムを含み、前 記相互連結回路基板はガラスエポキシ樹脂又はポリイミ ドを含むことを特徴とする請求項1、2、3、4、5 お *10* よび6のうちのいずれか1つに記載の相互連結回路基板 を有する半導体装置。

【請求項8】インナーリード上の前記相互連結回路基板 及び半導体チップ上の相互連結回路基板は下面が互いに 同じ高さにあり、互いに連結された同じ本体に形成され ていることを特徴とする請求項3および6のうちいずれ か1つに記載の相互連結回路基板を有する半導体装置。

【請求項9】チップ上の前配相互連結回路基板及びイン ナーリード上の前記相互連結回路基板は同じ高さに下面 を有し、互いに連結された同じ本体に形成され、チップ 20 上の電気運結電極パッド及びインナーリードは、インナ ーリード上の相互連結回路基板の下に連結されているこ とを特徴とする請求項3および6のうちいずれか1つに 記載の相互連結回路基板を有する半導体装置。

【請求項10】チップ上の前配相互連結回路基板及びイ ンナーリード上の前記相互連結回路基板は同じ高さに下 面を有し、互いに連結された同じ本体に形成され、チッ プ上の電気連結電極パッド及びインナーリードは、イン ナーリード上の相互連結回路基板の上に連結されている ことを特徴とする請求項3および6のうちいずれか1つ *30* に記載の相互連結回路基板を有する半導体装置。

【請求項11】インナーリード上の前記相互連結回路基 板及び前配回路基板は同じ高さに下面を有し、互いに連 結された同じ本体に形成されていることを特徴とする請 求項6記載の相互連結回路基板を有する半導体装置。

【請求項12】前記アイランドは前記インナーリードか ら凹んでおり、これによってアイランドの前記下面は前 記インナーリードの下面よりも低く配置されていること を特徴とする請求項1、2、3、4、5および6のうち 装置。

【請求項13】(a)複数のインナーリードと、これらの インナーリードから凹んだアイランドと、複数の支持ピ ンとを有するリードフレームを提供し、これによってア イランドを支持ピンに連結する工程と、

- (b) 中央部分と外側部分とに分割する開口部と、複数の 電気連結電極パッドと、これらの電気連結電極パッドに 電気連結された電気連結バターンとを有する相互連結回 路基板を設定する工程と、
- (c) 所望の電気的機能要素及び複数の電気連結電極パッ 50 ジで樹脂封止される。

ドを有する半導体チップをアイランド上に提供する工程 ٤,

- (d) 相互連結回路基板をチップ及びインナーリード上に ペーストで糊付けする工程と、
- (e) インナーリードのうちの第1インナーリードとチッ プ上の電気連結電極パッドのうちの第1電気連結電極パ ッドとを導電材料で連結する工程と、
- (f) インナーリードのうちの第2インナーリードとチッ プ上の相互連結回路基板上の電気連結電極パッドのうち の第1電気運結電極パッドとを導電材料で運結する工程 ٤.
- (g)チップ上の相互連結回路基板上の電気連結電極パッ ドのうちの第2電気運結電極パッドとチップ上の電気運 結電極パッドのうちの第2電気連結電極パッドとを導電 材料で連結する工程と、
- (h) インナーリードのうちの第3インナーリードとイン ナーリード上の相互連結回路基板上の電気連結パターン とを連結する工程と、
- (1) インナーリード上の相互連結回路基板上の電気連結 パターンとチップ上の電気連結電極パッドのうちの第3 電気運結電極パッドとを連結する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、相互連結回路基板を有 する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】図1は、複数のパイポーラトランジスタ を有する従来の集積回路の多チップ装置で使用した半導 | 体装置の平面図を示す。二つの半導体チップ10がアイ ランド11上に載置され、このアイランドは4つの支持 ピン12でリードフレームに運結されている。幾つかの インナーリード13がアイランド11の周りに配置され ている。回路基板14が二つの半導体チップ10の間に 配置され、アイランド11上に載置されている。複数の 電気連結電極パッド15が半導体チップ10上及び回路 基板14上に載置されている。ポンディングワイヤ16 aが各電気連結電極パッド15とインナーリード13の うちの隣接したインナーリードとの間で電気的に連結さ いずれか1つに記載の相互連結回路基板を有する半導体 40 れている。他のポンディングワイヤ16は、回路基板1 4に面したチップ10上の電気連結電極バッド15のう ちの他の一つの電気連結電極パッドと回路基板14上の 電気運結電極パッド15のうちの一つとの間で電気的に 連結されている。ポンディングワイヤ16は必要とされ ない部分に接触しないように短いことが必要とされる。 従って、ポンディングワイヤ16は隣接した部分にのみ 電気的に連結される。アイランド11、半導体チップ1 0、回路基板14、支持ピン12、ポンディングワイヤ 16、及びインナーリード13は、セラミックパッケー

7

【0003】しかしながら、図1に示す従来の半導体装 置では、図1の左側に配置されたインナーリード13a と半導体チップ10の右側に配置された電気運結電極バ ッド15aとを電気的に連結する必要がある場合には、 長いポンディングワイヤ16が必要となる。このような 長いポンディングワイヤは他の不必要な部分と接触する ことがあるため、所望の回路機能が干渉されることがあ る。従って、インナーリードのうちの一つのインナーリ ードと電気連結電極パッドのうちの一つの電気連結電極 バッドとの間の長い連結体は達成されない。そのため、 従来の技術では、半導体チップの内部回路は遠隔の部分 を電気的に連結する必要がないように設計されていた。 半導体チップの内部回路はインナーリードの配置に従っ て頻繁に再設計された。

[0004]

【発明が解決しようとする護寶】従って、本発明の目的 は、各々遺隔の部分に配置された電気運箱電極パッドと インナーリードとの電気的接触を半導体チップの内部回 路の再設計なしで可能にする改良半導体装置を提供する ことである。本発明の他の目的は、改良半導体装置の製 20 れている。 造方法を提供することである。

[0005]

【課題を解決するための手段】本発明の第1の特徴によ れば、所定の平面に合わせて形成されたアイランドと、 複数の電気運結電極パッドを有し、アイランド上に配置 された半導体チップと、電気連結パターンを有し、半導 体チップ上に載置された相互連結回路基板と、アイラン ドの周りに配置された複数のインナーリードと、電気道 結バターンと複数の電気運結電極バッドのうちの一つの 電気運結電極バッド、又はインナーリードのうちの一つ 30 のインナーリードとを連結するための電気連結手段とを 有する、相互連結回路基板を備えた半導体装置が提供さ

【0006】本発明の第2の特徴によれば、複数のイン ナーリードと、これらのインナーリードから凹んだアイ ランドと、複数の支持ピンとを有するリードフレームを 提供し、これによってアイランドを支持ピンに連結する 工程と、中央部分と外側部分とに分割する開口部と、複 数の電気連結電極パッドと、これらの電気連結電極パッ ドに電気運結された電気運結パターンとを有する相互連 40 結回路基板を設定する工程と、所望の電気的機能要素及 び複数の電気連結電極パッドを有する半導体チップをア イランド上に提供する工程と、相互連結回路基板をチッ プ及びインナーリード上にペーストで制付けする工程 と、インナーリードのうちの第1インナーリードとチッ プ上の電気連結電極パッドのうちの第1電気連結電極パ ッドとを導電材料で連結する工程と、インナーリードの うちの第2インナーリードとチップ上の相互連結回路基 板上の電気連結電極パッドのうちの第1電気連結電極パ ッドとを導電材料で連結する工程と、チップ上の相互連 50 した第1パッド22aとは第1ワイヤ26aで連結さ

| 結回路基板上の電気連結電極パッドのうちの第2電気連 結電極パッドとチップ上の電気連結電極パッドのうちの 第2電気連結電極パッドとを導電材料で連結する工程 と、インナーリードのうちの第3インナーリードとイン ナーリード上の相互連結回路基板上の電気連結パターン 及びチップ上の電気運結電極パッドのうちの第3電気運 結電極パッドを連結する工程とを有する、半導体装置の

8

[0007]

製造方法が提供される。

【作用】本発明の半導体装置では、アイランドは支持ビ ンを備えた平らな基板を形成することによって形成さ れ、半導体チップは、その上に複数の電気連結電極パッ ドを有するように形成され、電気運能パターンを有する 相互連結回路基板は、接着剤で半導体チップ上に載置さ れ、半導体チップはアイランド上に載置され、第1連結 手段は所望のインナーリードと半導体チップの所望の量 気運輸電標パッドとの間で連結され、第2連結手段は、 半導体チップの所望の電気連結電極パッドと相互連結回 路基板の電気連結パターンの所望の部分との間に連結さ

【0008】その結果、所望のインナーリードとチップ 上の所望の電気連結電極バッドとの間の電気的な連結を 相互運結回路基板で行うことができる。本発明の他の目 的、特徴、及び利点は以下の詳細な説明から明らかにな るであろう。

[0009]

【実施例】第1の実施例は、図2(a)および(b)に 示すものである。半導体装置は、平らな平面をなすよう に形成されたアイランド20を有する。半導体チップ2 1がアイランド20の中央部に載置され、この半導体チ ップは、外部信号を受入れ、内部信号を出力するための 複数の電気運結電極パッド22を有する。相互運結回路 孟敬23が半導体チップ21上に載置されている。相互 運結回路基板23及び半導体チップ21は接着剤、例え ばペースト又は糊で機械的に連結されている。アイラン ド21は四つの支持ピン24で支持され、これによっ て、アイランドはリードフレーム(図示せず)に連結さ れている。

【0010】複数のインナーリード25がアイランド2 0の周りに配置されている。複数のポンディングワイヤ 26が導電電極バッド22と隣接したインナーリード2 5とを連結する。相互連結回路基板23は、電気連結バ ターン27をその上に有し、このパターンは、電気運結 電極バッド、即ち第1電気連結電極バッド28aおよび 電気連結パターン27に連結された第2電気連結電極パ ッド28bを電気的に連結する。相互連結回路基板23 はガラスエポキシ又はポリイミドからできており、電気 連結パターン27は銅でできている。図2(a)に図示 した第1インナーリード25と図2(a)の右側に図示

19

第1電気連結電極パッド48aとを第2ワイヤ46bで 連結し、電気連結電極パッドのうちの第2電気連結電極 パッド42bと電気連結電極パッド48bとを第3ワイ ヤ46cで連結する。

【0078】図17(d)に示す第10工程では、第2電気連結パターン50の他の部分とインナーリード45のうちの一つのインナーリードとを第4ワイヤ46dで連結する。

[0079]

[発明の効果]以上説明したように、本発明によれば遮 隔部分に配置されたインナーリードンチップ上の所望の 電極パッドとを、相互連結回路基板を用いて容易かつ確 実に電気的に接続することができる。

#### 【図面の簡単な説明】

【図1】マルチチップを有する従来の半導体装置の平面 図。

【図2】単一のチップを有する本発明の第1の実施例を 示す図。

【図3】単一のチップを有する本発明の第2の実施例を示す図。

【図4】単一のチップを有する本発明の第3の実施例を 示す図。

【図5】マルチチップを有する本発明の第4、第5および第6の実施例を示す平面図。

【図6】マルチチップを有する本発明の第4、第5および第6の実施例を示す側断面図。

【図7】単一のチップを有する本発明の第7の実施例を 示す図。

【図8】単一のチップを有する本発明の第8の実施例を 示す図。

【図9】単一のチップを有する本発明の第9の実施例を 示す図。

【図10】マルチチップを有する本発明の第10の実施

例を示す平面図。

【図11】マルチチップを有する本発明の第10の実施 例を示す倒断面図。

20

【図12】マルチチップを有する本発明の第11の実施 例を示す平面図。

【図13】マルチチップを有する本発明の第11の実施 例を示す側断面図。

【図14】本発明による製造方法の第1の実施例を示す 側断面図。

【発明の効果】以上説明したように、本発明によれば違 10 【図15】本発明による製造方法の第1の実施例を示す 第部分に配置されたインナーリードンチップ上の所望の 側断面図。

【図16】本発明による製造方法の第2の実施例を示す 側断面図。

【図17】本発明による製造方法の第2の実施例を示す 側断面図。

【符号の説明】

20 アイランド

21 半導体チップ

22 電気運結電極パッド

20 22 a 第1パッド

22b 第2パッド

23 相互連結回路基板

24 支持ピン

25 インナーリード

25a 第1インナーリード

26 ポンディングワイヤ

27 電気運結パターン

28a 第1電気連結電極パッド

28b 第2電気連結電極パッド


30 26a 第1ワイヤ


26b 第2ワイヤ


26c 第3ワイヤ


[図1]

[図5]













[图12]




【图17】













[図15]









# SEMICONDUCTOR DEVICE

Patent Number:

JP64001269

Publication date:

1989-01-05

inventor(s):

WATANABE MASAYUKI; others: 04

Applicant(s)::

HITACHI LTD; others: 03

Requested Patent:

□ JP64001269

Application Number: JP19870155478 19870624

Priority Number(s):

IPC Classification: H01L25/04; H01L23/52; H01L25/08

EC Classification:

Equivalents:

JP2603636B2

#### Abstract

PURPOSE:To improve the mounting density of a semiconductor chip on a module substrate by connecting the bump electrode of a semiconductor chip to leads, and connecting a plurality of the chips having leads to the wirings of the substrate.

CONSTITUTION: A module substrate 1 composed by a plurality of ceramic layers and wiring layers of laminated ceramics places 8 semiconductor chips 4A, 4B, 4C, 4D on its front and rear faces. It is not sealed with package made of ceramics or resin, and the face formed with semiconductor elements or wirings is molded with resin 7. Thus, the chips 4A, 4B, 4C, 4D connected with leads 5A, 5B, 5C, 5D by TABs to bump electrodes 6 are placed on the substrate 1 to construct a semiconductor device, thereby reducing the area of occupying the chips 4A, 4B, 4C, 4D on the substrate 1. Accordingly, the mounting density of the devices can be increased.

Data supplied from the esp@cenet database - 12